MENU

SEARCH INDEX JAPANESE

BACK

5 / 5

# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-248642

(43) Date of publication of

04.09.1992

application:

(51)Int.Cl. G06F 12/06

G06F 11/10

G06F 12/16 G06F 15/347

G11C 29/00

(21)Application 03-204045 (71)IOBST KENNETH W

Applicant: number: RESNICK DAVID R

WALLGREN KENNETH R

(22) Date of filing: (72)Inventor: IOBST KENNETH W 18.07.1991

RESNICK DAVID R

WALLGREN KENNETH R

(30) Priority

**Priority** 91 Priority Priority US 18.01.1991


number: 643633 date: country:

(54) PIM CHIP FOR MEMORY INTEGRATED CIRCUIT AND ITS CONTROLLING METHOD

## (57) Abstract:

PURPOSE: To maximize instruction/data band width between a processor and a memory by mutually connecting the memory and a calculation function on the same integrated circuit and almost removing I/O terminals between data pins.

CONSTITUTION: A reference constitution element in a process-in memory circuit is a bit serial processor 2 provided with an additional local memory element 4. The element 4 can move one bit to/from the processor 2 through error correction circuit logic in each clock cycle. Processing in a memory chip is designed so as to utilize band width generated by the connection of a memory part to an operation part on the same integrated circuit. Since the chip includes many single bit serial processors 2 to be driven in parallel, the calculation of single instruction multiple data can be also quickly processed, and since error correction



logic is also integrated in the chip, the generation of an error in memory data can be detected and corrected.

### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

### 特開平4-248642

(43)公開日 平成4年(1992)9月4日

(51) Int.Cl. <sup>5</sup>		識別記号		庁内整理番号	FΊ			技術表示箇所
G06F	12/06	5 3 0		8841-5B				
	11/10	330 I	)	7832-5B				
		ŀ	Σ	7832-5B				
	12/16	320 H	7	7629-5B				
	15/347	F	3	6798-5L				
					<b>宏木建士</b>	+=+	建書頂の粉10/人 11 百)	旦毎百万姓ノ

審査請求 未請求 請求項の数18(全 11 頁) 最終頁に続く

(21)出願番号 特願平3-204045

(22)出願日 平成3年(1991)7月18日

(31)優先権主張番号 643633 (32)優先日 1991年1月18日 (33)優先権主張国 米国(US)

(71)出願人 591176960

ケネス ダヴリユー. アイオブスト KENNETH W. IOBST アメリカ合衆国 メリーランド 20904 シルバースプリング ウインドミル コー ト 18

(71)出願人 591176971

デビッド アール・レスニック DEVID R. RESNICK アメリカ合衆国 ウイスコンシン 54703 オウ クレア ブラツク アベニユー 2006

(74)代理人 弁理士 萼 経夫 (外2名)

最終頁に続く

### (54) 【発明の名称】 メモリ集積回路のPIMチツプおよびその制御方法

#### (57) 【要約】

【目的】 データピン間の入出力端子をほとんどをなく すことによってプロセッサとメモリとの間の命令/デー 夕帯域幅を最大にするためメモリ部と演算部を同一の集 積回路上に結合したPIMチップを提供すること、およ びアドレス及びデータバスを介してPIMチップのメモ リバンクを制御する。

メモリチップ内の処理は、同一集積回路上 【構成】 でメモリと計算とを結合させて、結合によって生じる帯 域幅を利用できるように設計されている。チップには、 並行に駆動される多数の単一ビット計算プロセッサが含 まれている。エラー訂正論理もチップに組み込まれて、 メモリデータ内のエラーを発生時に検出して訂正できる ようになっている。

1

### 【特許請求の範囲】

【請求項1】 メモリ及び他のプロセッサからのデータ を処理する装置であって、

- (a) それぞれ複数のデータ入力部、複数の第1コマンド入力部(F1-n)及び1つの出力部を備えており、またそれぞれが各クロックパルスで前記コマンド入力部からのコマンドに従って新しいデータ及び先に計算されているデータのうちの一方を選択する3つのセレクタ装置(A, B, C)と、
- (b) 前記セレクタ装置の出力部に接続されて、前記セ 10 レクタ装置からのデータの算術及び論理機能を計算して 出力を発生する機能ユニットと、
- (c)機能ユニットの出力をセレクタ装置入力部、別のプロセッサ及びメモリのうちの1つへ選択的に送る手段と、
- (d) 新しく計算されたデータ及び基準データを外部コマンドに従って選択的に記憶する手段とを有していることを特徴とする装置。

【請求項2】 前記セレクタ装置がマルチプレクサであることを特徴とする請求項1の装置。

【請求項3】 前記データ入力部は、メモリから新しいデータを、他のプロセッサから新しいデータを、前記機能ユニット出力部から送り戻されてきた先に計算されているデータを、さらにコマンド制御に従った強制データ出力を受け取ることを特徴とする請求項2の装置。

【請求項4】 前記機能ユニットは算術論理ユニットを 有していることを特徴とする請求項3の装置。

【請求項5】 前記算術論理ユニットは、合計、繰り上 げ及びストリング比較機能を実施することを特徴とする 請求項4の装置。

【請求項6】 任意の関係オペレータ間で汎用並列プリフィクス演算機能を実施するためのネットワーク装置であって、

- (a) ゼロレベルから始まる複数の連続的な通信レベルを定める手段と、
- (b) Lがレベル数を表す時に各々が2のL乗のプロセッサを有する複数の連続グループを前記レベルの各々に定める手段とを有しており、
- (c) 1 グループ内の各プロセッサには、先行グループ からの出力を有する単一の入力が対応しており、これに 40 よって一連の命令がレベルゼロからレベルしまでのレベルに対応して発行されて、2 のし乗の値である並列プリフィクスが計算されるようになっており、
- (d) レベルL及び後続レベルの入力が、先行入力のすべてを受け取っている各グループの単一のプロセッサに対応していることを特徴とする装置。

【請求項7】 あるレベルの前記グループは連続対に配列されており、各対の一方のグループがデータを前記対の他のグループへ送ることによって、並列プリフィクスの演算演算を定めることを特徴とする請求項6の装置。

2

【請求項8】 あるレベルのグループのうちの最後のグループからの出力が全レベルの第1グループの入力部を 選択的に駆動可能にしたことを特徴とする請求項6の装 置。

【請求項9】 さらに複数のネットワークを有し、1つのネットワークのあるレベルのグループのうちの最後のグループからの出力が別のネットワークの全レベルの第1グループの入力部を選択的に駆動可能にしたことを特徴とする請求項6の装置。

- 10 【請求項10】 再構成可能なメモリプロセッサであっ ・
  - (a) 複数のメモリ素子と、
  - (b) それぞれ前記メモリ素子に対応した複数のプロセッサと、
  - (c) 前記メモリ素子の出力部を前記プロセッサの入力 部に接続して、各プロセッサが前記メモリ素子の1つか らの出力を入力として受け取るようにする第1セレクタ 手段と、
- (d) 前記プロセッサの各々の出力部を前記プロセッサ 20 に対応したメモリ素子の入力部に接続すると共に、各メ モリ素子の出力部を接続した第2セレクタ手段と、
  - (e) 前記メモリ素子への入力として前記メモリ素子及びプロセッサの出力のうちの一方を選択するように前記第2セレクタ手段を制御し、これにより複数のプロセッサが効果的に単一のプロセッサに減少され、かつその単一のプロセッサに使用可能なメモリ量をメモリ素子の数の因数により増大させるようにした手段と、を備えていることを特徴とする装置。
- 【請求項11】 前記第2セレクタ手段は、それぞれ前 30 記複数のメモリ素子に接続されている複数のマルチプレ クサからなることを特徴とする請求項10の装置。

【請求項12】 前記制御手段がデコーダからなることを特徴とする請求項11の装置。

【請求項13】 複数のメモリ素子及びプロセッサで1 グループが構成されており、前記グループに単一の第1 セレクタ手段及び単一のデコーダが設けられていること を特徴とする請求項12の装置。

【請求項14】 メモリチップレベルでのシステムエラーを検出する方法であって、

- 0 (a)チップに入ってくる多重ビットインターフェースでのパリティエラーを検出して、前記検出されたパリティエラーの各々の状態を保持する段階と、
  - (b) メモリアレイの行デコーダ回路のエラーを検出してその状態を保持する段階と、
  - (c)単一ビットメモリエラーを検出して訂正し、2重のビットメモリエラーを検出してその状態を保持する段階と、を有することを特徴とする方法。

【請求項15】 さらに、1行のメモリ素子を細分割して、それぞれ複数列を有する訂正サブグループを形成す 50 る段階を有しており、それらの列が1つ置きに別々のエ

3

ラー検出訂正回路に接続されていることを特徴とする請求項14の方法。

【請求項16】 さらに、チップから前記エラー状態を 読み取り、同時にエラー状態をクリアする段階を有して いることを特徴とする請求項15の方法。

【請求項17】 さらに、保守のために単一ビットエラー状態と多重ビットエラー状態とを別々に維持する段階を有していることを特徴とする請求項15の方法。

- (a) 入力コマンド、アドレス及びデータ情報を別々のパイプラインに記憶する段階と、
- (b) コマンド情報に従って第1の適当な時に前記情報をアクセスして、コマンドシーケンスによって定められた高レベルの機能を実行する段階と、
- (c) 前記情報を演算して出力結果を発生し、それをデータパイプラインに再入力する段階と、
- (d) コマンド情報に従って第2の適当な時にデータ及びアドレスパイプラインをアクセスして、この情報をメ 20 モリ素子に記憶する段階とを有することを特徴とする方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、メモリと計算を同一の 集積回路上で結合して、データピン間に必要であった入 カ/出力部のほとんどをなくすことによってプロセッサ とメモリとの間の命令/データ帯域幅を最大にするプロ セスインメモリ(PIM)チップに関するものである。

#### [0002]

【従来の技術】並列SIMDシミュレーションワークベンチ(PASSWORK)についての研究から、多重命令多重データ(MIMD)ベクトル装置が、市販の単一命令多重データ(SIMD)装置の大域経路指定及びビットシリアル演算をほぼ全速でシミュレートできることがわかった。ハードウェアの集中/分散及びベクトルレジスタのコーナターニングが、「ビットシリアル直交変換命令を実行するための装置」と題する係属中のアイオブスト(Iobst)の米国特許出願番号第533,233号に開示されているベクトル装置でこの種の高性能SIMD計算をするのに重要である。

【0003】ベクトル装置とSIMD装置とを直接的に比較すると、SIMD性能に対するその他の重要な限界は、メモリ帯域幅と、一部の算術、すなわちベクトル装置における全加算またはSIMD装置におけるプロセッサ間の計算に必要な多重論理演算とである。この研究の結果から、同一の共用メモリ装置でMIMD及びSIMDの両方の計算を可能にするには、SIMDを完全に新しい装置として構成するのではなく、従来装置にSIMDを盛り込む方法がよいことが暗示されている。

1

【0004】プロセッサとメモリとを同一のチップに集積すれば、従来装置に基づいたSIMD性能をさらに高めることも可能である。すなわち、単一ビットプロセッサを標準形ランダムアクセスメモリ(RAM)集積回路(IC)の各列と対応させる新しい形式のメモリチップ(プロセスインメモリーPIMチップ)を設計すれば、SIMD性能を数倍も向上させることができるであろう。この性能向上は、電力、冷却及び/または空間要件をさほど増加させることなく達成できることに注目する必要がある。

【0005】この基本構想は、メモリ内で直接的に計算することによって中央処理装置(CPU)とメモリとの間の非ノイマンボトルネックを破壊して、従来形計算環境からMIMD/SIMD混合計算環境へ自然に進化させることができる。この混合計算環境の応用は、今開発が始まったところである。

[0006]

【発明が解決しようとする課題】このような事情に鑑みて本発明は、データピン間の入出力端子をほとんどをなくすことによってプロセッサとメモリとの間の命令/データ帯域幅を最大にするためメモリ部と演算部を同一の集積回路上に結合したPIMチップを提供するものである。

【0007】本発明のさらなる目的によれば、アドレス 及びデータバスを介してPIMチップのメモリバンクを 制御するための方法が提供されている。

[0008]

【課題を解決するための手段】上記目的を達成するため、本発明のPIMは、標準形メモリアレイに変更を加 30 えてその1つの参照行で読み取られた全データが、その行の1ビットが1つのビットシリアルプロセッサに対応 するようにして設けられた1組のピットシリアルプロセッサへ送られるようにしたプロセスインメモリ(PIM)を構成する。プロセッサから計算された結果がメモリに書き込まれるとき、各プロセッサに1つずつ得られるすべての結果ビットも同時に書き込まれる。

【0010】PIMチップは2つのモードで作動できる。外部世界に対して、ICは通常の読み取り/書き込みメモリとして使用できる。計算プロセッサ及び追加制御回線によって能力を追加することによって、メモリアクセスサイクル(読み取りまたは書き込み)に代わってプロセッサで結果を計算することができる。

【0011】PIMチップを計算用に使用する場合(P IMモード)、チップピンから行デコーダにアドレスが 与えられる。その結果、1行のデータがメモリから取り 出される。データはエラー訂正されてから、クロックサ イクルの終わり/次のクロックサイクルの始めでRレジ スタ内にラッチされる。

【0012】次のクロックサイクルでは、プロセッサは 外部コマンド/制御回線の制御を受けながらそのデータ を計算シーケンスの一部として使用する。計算結果をプ ロセッサからメモリに記憶したい場合、メモリロードサ 10 回路 (ECC) 論理を介して1ビットをビットシリアル イクルに代えて記憶サイクルにする。メモリアレイへ移 動中の記憶データにエラー訂正チェックビットが加えら れる。

【0013】多数のプロセッサ間、及び多数のプロセッ サから1つまたは複数レベルのチップ外制御器へのデー タの流れを容易にするためにプロセッサに追加される2 つの通信ネットワークがある。これらのネットワーク は、グローバル・オアネットワーク(GOR)及び並列 プリフィクスネットワーク (PPN) として知られてい る。

【0014】チップが通常の書き込みに使用される時、 まずデータがメモリから読み出され、エラー訂正が行わ れてから、Rレジスタに入れる前に書き込みデータと併 合される。次に、変更データを入れたRレジスタの内容 が、途中でエラー訂正論理を通ってメモリへ送り戻され る。これが必要であるのは、書き込みポートからチップ に入ってくるビット数がメモリに書き込まれるデータ量 よりも少ないためである。

【0015】この併合パスによって、適当なエラー訂正 情報を書き込み中のワード用に再構成することができ 30 る。通常の読み取りに用いられた場合、1行のデータが メモリから取り出されて、エラー訂正をしてからRレジ スタに入れられる。次のクロックサイクルで、チップか ら送り出すビットの適当なサブセットをアドレスビット が選択する。

【0016】通常の読み取り/書き込みモードでは、P I Mチップバンクはアドレスバスに行及び列のアドレス を受け取り、データバスに読み取り/書き込みデータを 受け取る。PIMモードでは、PIMチップバンクはア ドレスバスに行アドレスを受け取り、データバスに実行 40 るパイプライン化を行っている。 すべきSIMD命令を受け取る。SIMD命令をアドレ スバスの未使用の列アドレス回線で送ってもよい。この ように、SIMD命令のシーケンスは、すべてのプロセ ッサ間にメモリ参照及び演算をオーバラップして完全に パイプライン化することができる。

#### [0017]

【作用】チップには多数の単一ビット計算プロセッサが 含まれ、それらはすべて並列駆動され、各チップ上のプ ロセッサの数は数個から数千まで渡っている。チップを

することによって、コンビュータ内の既存のメモリサブ システムをパーソナルコンピュータからスーパコンピュ ータに変えることができる。

#### [0018]

(4)

【実施例】本発明の実施例を図面を参照して説明する。 図1において、プロセスインメモリ(PIM)回路を説 明する。回路の基本構成素子は、付加ローカルメモリ素 子4を備えたビットシリアルプロセッサ2である。ロー カルメモリ素子は、各クロックサイクル中にエラー訂正 プロセッサへ、またはそれから移動することができる。

【0019】このため、PIM構造のクロック速度はメ モリアクセスにECC時間を加えた値に設定されてい る。あるいは、各クロックサイクル中に、やはりECC 論理で処理した後、外部読み取り及び書き込みを実施で きる。また、チップ上のプロセッサ素子間及びチップ間 の通信経路を形成する論理が追加されている。

【0020】1つのビットシリアルプロセッサに対応し たメモリは、1ビット幅のメモリ列で示されている。列 20 が連結されてメモリアレイ6が形成されている。同様に 1組のビットシリアルプロセッサが連結されており、通 常は機能的にメモリアレイの下方に位置しているように 見える。これは、メモリアレイへの単一行アドレスが、 すべて並列になっているビットシリアルプロセッサの各 々に1ビット与えることを意味している。

【0021】すべてのメモリアクセス、内部及び外部参 **照、及び読み取り書き込み動作は並行動作である。これ** は、PIM命令中、列アドレスビットは使用されないこ とを意味している。外部参照のための通常の列デコーダ 及びセレクタを移動させることによってチップ構造、E CC処理及び結果的なタイミング変化を変えることがで きる。メモリアレイには、以下に詳細に説明するように 余分のチェック列8が設けられている。

【0022】メモリアレイ6とプロセッサ2との間に は、以下に詳細に説明する行デコードチェッカ12を備 えたエラー検出訂正回路10が配置されている。

【0023】Rレジスタ14がエラー検出訂正回路10 とプロセッサ2との間に配置されて、メモリデータのロ ード及びストアを他のデータの処理とオーバラップさせ

【0024】PIMチップは2つのモードで、すなわち 通常の読み取り/書き込みメモリとして、または計算用 として(PIMモード)作動できる。計算プロセッサ2 と付加制御回線16によって能力を追加することによっ て、メモリアクセスサイクルの代わりにプロセッサで結 果を計算できるようになる。

【0025】チップを計算用に使用する場合、チップピ ンから行デコーダ18にアドレスが与えられる。その結 果、1行のデータがメモリから取り出される。データは 合わせてメモリバンクのグループ化またはシステム化に 50 エラー訂正されてから、クロックサイクルの終わり/次

のクロックサイクルの始めでRレジスタ内にラッチされ る。次のクロックサイクルでは、プロセッサは外部制御 及びコマンド回線16の制御を受けながらそのデータを 計算シーケンスの一部として使用する。計算結果をプロ セッサからメモリに記憶したい場合、メモリロードサイ クルに代えて記憶サイクルにする。メモリアレイへ移動 中にエラー訂正データが記憶データに加えられる。

【0026】チップを通常の書き込みに使用する場合、 まずデータがメモリ4から読み出され、エラー訂正が行 われてから、Rレジスタ14に入れる前に書き込みデー 10 タと併合される。次に、新しいデータを入れたRレジス 夕の内容が、途中でエラー訂正論理を通ってメモリへ送 り戻される。これが必要であるのは、書き込みポートか らチップに入ってくるビット数がメモリに書き込まれる データ量よりも少ないためである。この併合パスによっ て、適当なエラー訂正情報を書き込み中のワード用に再 構成することができる。

【0027】通常の読み取りに用いられた場合、1行の データがメモリから取り出されて、エラー訂正をしてか らRレジスタに入れられる。次のクロックサイクルで、 列アドレスビットはチップから送り出されるビットの適 当なサブセットを読み取りセレクタ22から選択する。

【0028】図示の実施例では、256のプロセッサが 設けられており、これにSECDEDチェックバイト列 を加えると、メモリアレイは合計312列になる。各列 の高さは2 Kビットであると予想される。このため、メ モリは2048×312=638, 976 (624K) ビットを有する。メモリアレイは物理的にこの大きさの 構成する必要はなく、他のものにしても良好に動作す る。

【0029】PIMチップ上の各プロセッサはビットシ リアル計算ユニットである。すべてのプロセッサは同一 であって、並行に制御される。すなわち、すべてのプロ セッサはそれぞれ異なったデータについて同時に同一の 演算を実行する。このように、プロセッサはSIMDコ ンピュータアーキテクチャを実施する。

【0030】次に図2を参照しながら、1つのビットシ リアルプロセッサについて詳細に説明する。プロセッサ には幾つかのマルチプレクサ24、26、27、28、 ており、それらは、計算結果を条件に合わせて他のプロ セッサまたはメモリへ伝播する手段を含む固定機能算術 論理ユニット(ALU)38に出力を送る。

【0031】ALU38はA、B及びCと呼ばれる3つ の入力信号を受けて、これら3つの入力の3つの固定機 能結果を計算する。その結果は、合計(A\*B\*C)、 繰り上げ(A・B+A・C+B・C)及びストリング比 較(C+A\*B)である。マルチプレクサの能力を利用 して、全組の論理演算を繰り上げ機能から実行すること ができる。例えば、C入力を遮断(C=0)することに 50 サが特定の演算を実施しないようにする機構を必要とす

よって、A及びBの論理積が計算され、C入力を導通 (C=1) させることによってA及びBの論理和が計算 される。

【0032】いくつかのマルチプレクサがプロセッサ内 のデータ経路及び機能を選択する。マルチプレクサを作 動させるデータソースは、メモリから送られるか、内部 通信ネットワークを介して他のプロセッサから送られる か、内部的に発生して保管されている結果から送られ る.

【0033】ALUのA、B及びC入力を送る3つの主 要マルチプレクサ24、26、28がある。各マルチプ レクサはそれぞれの制御/コマンド回線で制御されてい る。図面において、制御回線がFn で示されており、こ こでnは1から20までの数字である。すべての制御回 線はチップから出ている。マルチプレクサ24、26、 28の各々は3つの独立した制御回線で駆動される。そ のうちの2つの回線はデコードされて4つの入力の内の 1つを選択するのに対して、第3の回線は選択信号の状 態を反転させる。

【0034】第1マルチプレクサ24は、制御回線の制 20 御を受けながら、直前のクロックサイクルから得られた マルチプレクサ24の先行出力(この状態はマルチプレ クサ24に対応したフリップフロップ40で保管されて いる)、メモリから読み出されたデータ、別の制御/コ マンド回線で駆動される別のマルチプレクサによってい ずれかが選択されるALUからの合計または繰り上げ結 果、及び論理ゼロから選択することができる。これらの 信号はいずれも各クロックサイクル時にALUのA入力 へ、おそらく反転させて送ることができる。

【0035】第2マルチプレクサ26は、様々な通信経 30 路から選択するか、前に計算されている一部の結果を戻 **す二次レベルマルチプレクサ27から第1入力を受ける** 以外、第1マルチプレクサ24と同じデータ入力を受け る。制御回線は、第1マルチプレクサに接続された制御 回線と同一機能を果たすが、それらから独立している。 第1マルチプレクサの場合と同様に、ALUに送られる データは必要に応じて反転させることができる。

【0036】第3マルチプレクサ28は、直前のクロッ クサイクルから得られたマルチプレクサの先行出力(こ 30、31、32、33、34、36、37が設けられ 40 の状態は第3マルチプレクサ28に結合したフリップフ ロップ42に保持されている)、第2マルチプレクサ2 6へ送られる通信マルチプレクサ27からのデータと同 じもの、別の制御/コマンド回線で駆動される別のマル チプレクサによっていずれかが選択されるALUからの 合計または繰り上げの2信号の比較結果、及び論理ゼロ から選択することができる。選択されたデータは、3つ の独立した制御回線の制御を受けながらおそらく反転さ せてALUへ送られる。

【0037】いずれのSIMD装置も、一部のプロセッ

る。PIMに選択されたこの機構は、条件付き記憶であ る。すなわち、一部のプロセッサがコマンドを実行する ことを禁止するのではなく、すべてのプロセッサにコマ ンドを実行させるが、計算結果を記憶しないというもの である。

【0038】この形式の条件制御を実施するため、3つ のフリップフロップ35がマルチプレクサ31、33、 36及び37と共にプロセッサに加えられている。いず れのサイクルにおいても、マルチプレクサは3つの内の いずれを選択することもでき、あるいは論理ゼロを選択 10 することもできる。前述のマルチプレクサと同様に、選 択された入力の状態を反転させることができる。このた め、例えば入力として論理ゼロを選択すると、反転信号 /コマンドを活動化させることによって出力を論理1に することができる。

【0039】SIMD命令シーケンスが実行されると、 メモリからの古いデータがAマルチプレクサに対応した フリップフロップにロードされて、計算結果がALUか らBマルチプレクサへ送られる。マルチプレクサ36か ら入力を受けるマルチプレクサ33が論理1を出力して 20 X4 = X3 + Y4いる場合、Bデータがメモリ記憶経路を進むことが阻止 されるか、Aマルチプレクサからのデータの進路が阻止 される。

【0040】データは、一般的にメモリからマルチプレ クサ26を介して、またはALUから計算結果としてマ ルチプレクサ26または28を介してロードされたデー タから記憶許可フリップフロップ35にロードされる。 コマンド回線が別のマルチプレクサ34を介していずれ かの結果を選択し、さらなるコマンド回線が(もしある する。

【0041】データは、各プロセッサから、PIMチッ プ上またはそれ以外のプロセッサ間の通信を行うネット ワークへ送られる。ネットワークには、グローバル・オ アネットワーク (GOR) 及び並列プリフィクスネット ワーク (PPN) の2種類がある。GORは多数から 個、または個から多数への通信に用いられるのに対し て、PPNは多数から多数への通信に用いられる。

【0042】GORへ送られるデータは、記憶許可ビッ ト35の1つで進路が阻止される。これにより、特定の 40 プロセッサの記憶許可ビットを論理1にする一方、その 他のプロセッサの記憶許可ビットを論理ゼロにすること よってその特定プロセッサがGORネットワークを駆動 することができる。

【0043】あるいは、チップ上のすべてのプロセッサ がGORネットワークを駆動して、すべてのプロセッサ のグローバル・オアを個々のプロセッサまたはチップ外 の高レベルの制御器へ送り戻すこともできる。チップ上 のすべてのプロセッサ間のグローバル・オアは多重レベ ルORゲート49を介して実行される。

10

【0044】GOR及びPPNの両ネットワークからの データは、個別のコマンド回線で制御される別のマルチ プレクサ27によって選択される。このデータは、第2 及び第3マルチプレクサ26、28のいずれか(または 両方)で選択できる。

【0045】次に図3を参照しながら、並列プリフィク スネットワークについて説明する。このネットワークの 名前は、走査または平行プリフィクスと呼ばれる数学機 能に由来している。図3のネットワークは、多くの並列 を可能にして関係オペレータ間の並列プリフィクスを高 速化できるようにしてこの機能を実行する。

【0046】加算についてのプリフィクス演算は走査と 呼ばれ、以下のように定義される。

 $[0\ 0\ 4\ 7]\ Xi = Xi-1 + Yi$ 

但し $i=1\sim n$ 、X0=1

または

X1 = Y1

X2 = X1 + Y2

X3 = X2 + Y3

演算の連鎖に注目されたい。このように説明した場合、 各結果はすべての先行結果の影響を受ける。しかし、等 式は次にように展開できる。

[0.048] X1 = Y1

X2 = Y1 + Y2

X3 = Y1 + Y2 + Y3

X4 = Y1 + Y2 + Y3 + Y4

各プロセッサは単一データ項Y1 ~Ynでスタートす る。PPNは、Y2 のコピーを保持しているプロセッサ ならば)どの記憶許可ビット35にロードするかを選択 30 がそのデータをY1 を保持しているプロセッサに送るこ とができるようにすると同時に、Y4 を保持しているプ ロセッサがそのデータをY3 を保持しているプロセッサ に送る等ができるようにする。各プロセッサは、データ について必要な演算(この例では加算)を他の同様な演 算と並行して実行して、さらなる計算に使用できる途中 結果を得ることにより、すべてのプロセッサで結果が得 られる、すなわちプロセッサ1にはX1 が、プロセッサ 2にはX2 が得られる。

> 【0049】このネットワークをハードウェアで実行し てそれを一般的プロセッサ通信に利用することによっ て、2つの利点が得られる。このネットワークは、第1 に、直列に連続して実行せざるを得ない幾つかの機能を 並行して実行でき、第2に、シリコンで非常に効果的に チップにわずかな経路空間をとるだけで並列機能が達成 されるネットワークはプロセッサ間ですべての対数レベ ルで実行される。一次レベルではプロセッサはデータを 左側のプロセッサに送ることができる一方、右側のプロ セッサからデータを受け取る。次のレベルでは、特定の プロセッサがそれの左側に隣接した2つのプロセッサに 50 データを送る。さらに次のレベルでは、データを受け取

るプロセッサの数が二倍になる一方、データを送るプロ セッサの数は半分に減る。すべてのプロセッサはすべて のレベルからデータを受け取る。外部で実行中の実行プ ログラムによって状態が制御されている制御回線が必要 なレベルを選択する。すべてのプロセッサは同一レベル を選択する。

【0050】PPNの基本実行からの幾つかの拡張が設 けられている。このため、あるレベルを完成させるため に必要な接続が実行される。 すなわち例えばレベル0で は、偶数番号のプロセッサがそれに左側のプロセッサに 10 グループにすることができる。 データを送ることができるが、これはPPN機能では必 要でない。また、データ移動を逆方向に、すなわち右方 向へ実行する別のレベルOがPPNネットワークに加え られる。さらに、右方向及び左方向データ移動接続部の 端部に、通信を拡張モードまたは循環モードで実行でき るようにするマルチプレクサ46、48が付け加えられ ている。循環モードでは、チップの最後のプロセッサが 最初のプロセッサを駆動する(反対方向のデータ移動の 場合、最初のプロセッサが最後のプロセッサを駆動す データを受け取る。これによって、1チップ以上の通信 ネットワークを構築することができる。

【0051】プロセッサの数及び実際の最大チップ寸法 によって定められる限界のため、各プロセッサに使用で きるメモリ量は限られている。また、使用可能な数のプ ロセッサを完全に利用することができないようにするプ ログラム及びアルゴリズムがある。両問題を同時に解決 する試みは列減少と呼ばれ、図4を参照しながら以下に 説明する。

は各プロセッサの専有であったメモリがグループ間で共 用される。付加アドレス回線として機能する付加制御回 線が要求されたデータを特定のメモリ列からグループ内 のすべてのプロセッサへ送る。このため、グループ内の 各プロセッサは同一データで計算する(グループの一部 であるかどうかに関係なく、すべてのプロセッサは同一 機能を実行することを憶えておかれたい)。データを記 憶したい場合、記憶するデータのアドレスに対応したプ ロセッサを使用可能にして、新しく計算された結果をメ モリへ送る一方、グループ内で記憶アドレスに対応して 40 リグループになる。 いないプロセッサは、前に記憶アドレスから取り出され た古いデータを複写する。

【0053】すなわち、複数のメモリ素子50、52、 54、56にはそれぞれプロセッサ58、60、62、 64が対応して設けられている。第1セレクタ66がメ モリ素子の出力部をプロセッサの入力部に接続するた め、各プロセッサはメモリ素子の1つからの出力を入力 として受け取る。複数のマルチプレクサ68、70、7 2、74が各プロセッサの出力部をそれに対応したメモ

12

はフィードバック回線76を介して対応のマルチプレク サにも接続している。デコーダ78がマルチプレクサ6 8、70、72、74を制御して、メモリ素子及びプロ セッサの出力の1つをメモリ素子への入力として選択す る。このため、複数のプロセッサは効果的に単一のプロ セッサに減じられ、その単一プロセッサに使用できるメ モリ量は、メモリ素子の数の倍数に増加する。

【0054】複数のメモリ素子及びプロセッサを配列し て、単一のセレクタ及び単一のデコーダを備えた1つの

【0055】上記の実行は、すべてのメモリを処理グル ープから1つのプロセッサへ送り、そのプロセッサから の結果を正しい記憶アドレスへ送る論理に置き換えるこ ともできる。この実行は、機能的に正確であるが、論理 経路に余分なタイミングスキューを持ち込み、上記のデ ータの条件記憶の実行が非常に複雑になる。

【0056】通常の外部エラー訂正に代わって、メモリ (すべての外部読み取り装置を含む)から読み取られて いるすべてのデータを訂正し、メモリ(やはり外部読み る)。拡張モードでは、端部プロセッサはチップ外から 20 取り装置を含む)へ書き込まれるすべてのデータのため のチェックバイトを発生し、メモリ(やはり外部書き込 み装置を含む)へ書き込まれるすべてのデータのための チェックバイトを発生する1組の内部SECDEDブロ ックが設けられている。SECDEDは、32データビ ット及び7チェックビットの39ビットグループの反復 セットとして実行される。データビットには対応のビッ トシリアルプロセッサが設けられているが、チェックビ ットにはない。対になった39ビットグループはそれら のビットがインターリーブされている。このため、78 【0052】プロセッサはグループ化されるため、以前 30 ビットグループ(78=2(32+7))では、偶数番 号のビットが1つのSECDEDグループに対応してお り、奇数番号のビットが別のものに対応している。これ は、隣接した短絡ビット線のようなエラーが2ビットの 回復不能のエラーとしてではなく、2つの単一回復可能 エラーとして現れることを意味する。トレードオフとし て、インターリーブド72ビットグループを考えること ができる。メモリグループは144列(144=2(6 4+8)) になる。合計が312列ではなく288列で あって、(提案されている4グループではなく)2メモ

【0057】その他のオンチップエラー検出論理もあ る。受信データ及びアドレスのパリティは、SIMDコ マンドのパリティと同様に受信後に別々に検査される。 チップからの読み取りデータのパリティはデータと一緒 に送られる。アクセスされた行パリティチェックもあ る。受信アドレスの行部分のパリティが、実際にアクセ スされた行のパリティを内容として含む特定のメモリ列 の内容と比較される。いずれかのパリティによって検出 されたエラーまたはSECDED不良はチップ状態レジ リ素子の入力部に接続している。各メモリ素子の出力部 50 スタに設定される。チップ状態は通常の読み取り経路か

ら確認されるか、チップ保守ポートからアクセスするこ とができる。

【0058】外部読み取り及び書き込みタイミングはエ ラー訂正論理の影響を受ける。読み取り動作時には、デ ータはメモリから読み取られ、エラー訂正された後、R レジスタに入れられる。最初の2つのアドレスビットが このレジスタに入る途中に分解される。第2サイクルに おいてアドレッシング選択が完了して、データがその部 分から送り出される。アドレッシング及びデータ経路に データ列がチップ上及びチップ外の1つのデータビット を駆動するようになっている。

【0059】外部書き込みの場合、読み取りアドレスの ワードが読み取られ、エラー訂正さされた後、4書き込 みビットと併合されてRレジスタに入る。次のクロック サイクルで、レジスタに保持されているデータからチェ ックビットが発生し、合計312ビットが書き込まれ る。外部アドレスを第2メモリサイクルから有効に保つ レジスタが設けられているので、チップピンのデータ及 びアドレスは1サイクル期間中だけ有効であればよい。

【0060】上記の最後の2文節は、PIMチップが外 部世界に対して同期インターフェースを示すことを指摘 している。読み取りの場合、データは読み取り動作を開 始するクロックから第2クロックエッジ後に有効とな る。少なくともチップレベルにおいて、新しい読み取り サイクルがすべてのクロックで開始されるが、データエ ラーがある場合には訂正データをメモリに書き込むこと が望ましく、これには別に1つのクロックサイクルが必 要になる。書き込みの場合、チップは2クロックサイク 効である必要はない。もちろん、PIMチップクロック がコンピュータシステムの他のものと同じクロック速度 であると言っているわけではない。

【0061】また、PIMチップには幾つかのエラー検 出機構があり、以下のものが含まれる。

【0062】データパリティの検出及び発生:第5ピッ トは読み取り及び書き込みの両方において4ビットデー タインターフェースを伴う。

【0063】アドレスパリティ:パリティビットは、受 ド参照用かが検査される。

【0064】 コマンドパリティ: SIMDコマンド毎に パリティビットが検査される。

【0065】行パリティ:参照された行のパリティを内 容に含む特別の列がメモリアレイに加えられる。このビ ットは、受信行アドレスのパリティと比較される。ここ では列減少モードと違いがない。

【0066】これらのエラーのすべては、SECDED 論理で検出された単一ビット及び多重ピットエラーと一 14

は通常のメモリアクセス回線を介して読み取られるか、 チップ保全ポートを介して読み取られる。

【0067】保全ポートはJTAG/IEEE 114 9. 1にすることができる。チップ状態に加えて、一部 のチップ試験情報をこのポートからアクセスできる。

【0068】一部のデータ経路を制御したり、他の方法 では試験が非常に難しい(あるいは不可能である)いく つかの診断的機能を実施するための様々なビットがチッ プに埋め込まれている。チェックバイト発生を停止させ よって、インターリーブドSECDEDグループの64 10 るための制御ビットが設けられている。これによってS ECDED論理を検査することができる。なすべきこと は、書き込みチェックバイトを全ゼロデータワードで発 生する値と同じ値にすることである。制御ビットは、行 パリティ論理内で比較を反転させることもできる。その 時、いずれのPIM参照も行パリティエラー状態ビット を設定しなければならない。他のビットがPPNデータ 経路指定を行う。

> 【0069】要約すると、メモリチップレベルでのシス テムエラーを検出する方法は、チップに入ってくる多重 20 ビットインターフェースでのパリティエラーを検出する 段階と、検出されたパリティエラーの各々の状態を保持 する段階とを有している。次に、メモリアレイ行デコー ダ回路のエラーが検出されて、そのエラー状態が保持さ れる。単一ビットメモリエラーが検出、訂正され、2ビ ットメモリエラーが検出されて、その状態が保持され

【0070】メモリ素子の行は訂正サブグループに細分 割されて、その各サブグループは複数列を有しており、 それらの列は1つ置きに別々のエラー検出訂正回路に接 ルに渡って作動するが、データは両サイクルに渡って有 30 続されている。次にチップからのエラー状態が読み取ら れ、同時にクリアされる。単一ビットエラー状態及び多 重ビットエラー状態は保守用に個別に維持される。

【0071】PIMモード実行は、メモリ参照が読み取 りか書き込みかを判断するためにR/W回線が用いられ る点で、通常の読み取り/書き込み制御に非常によく似 ている。PIM読み取りモードでは、アドレス回線が制 御用に用いられ、データ回線が状態/制御情報をCPU に戻すために用いられる(1 ビット/PIMデータ回 線)。PIM書き込みモードでは、データ同線がPIM 信アドレス毎に外部読み取り書き込み用か、PIMモー 40 制御に用いられ、アドレス回線がプロセッサ間の行選択 の特定化に用いられる。

【0072】メモリチップでの処理における効果的な命 令デコード及び基本コードセグメントの実行を行う方法 も考えられる。この方法によれば、入力されるコマン ド、アドレス及びデータ情報は別々のパイプラインに記 憶される。これらの情報はコマンド情報に従って第1の 適当な時にアクセスされて、コマンドシーケンスによっ て定められた高レベルの機能を実行する。情報は算術論 理ユニットによって演算されて、それによって得られた 緒にPIM状態フリップフロップに入れられる。これら 50 出力結果がデータパイプラインに再入力される。データ 15

及びアドレスパイプラインはコマンド情報に従って第2 の適当な時にアクセスされて、この情報がメモリに記憶 される

【0073】以上に本発明を好適な実施例について説明してきたが、発明の概念から逸脱しない範囲内において様々な変更及び変化を加えることができることは当業者には明らかであろう。

#### [0074]

【発明の効果】メモリチップ内の処理は、同一集積回路上でメモリ部と演算部とを結合させているので、データ 10 ピン間の入出力端子がほとんどなくなり、プロセッサとメモリとの間の命令/データ帯域幅を最大にすることができる。

【0075】チップには、並行に駆動される多数の単一 ビット計算プロセッサが含まれているため単一命令多重 データの計算を迅速に処理することができ、さらにエラ 一訂正論理もチップに組み込まれているためメモリデー 16

夕内のエラーを発生時に検出して訂正できる。したがって、本発明は高性能なPIM装置を構成する。

#### 【図面の簡単な説明】

【図1】本発明によるPIMチップのブロック図である

【図2】図1のPIMチップのビットシリアルプロセッサの概略図である。

【図3】図1のPIMチップのグローバル・オア/並列 プリフィクスネットワークを説明する概要図である。

【図4】メモリの列減少を行うための再構成可能メモリ プロセッサのブロック図である。

#### 【符号の説明】


- 2 プロセッサ
- 4 メモリアレイ

24, 26, 27, 28, 30, 31, 32, 33, 34, 36, 37 マルチプレクサ

- 35 フリップフロップ
- 38 算術論理ユニット

#### 【図1】

(9)



【図3】 【図2】 リードマルテプレクサヘ ECC セレクトマルチプレクサム ライト デオレイ セレクタム PKBn IU >CI 11 729 RL≅ZŚ (A) Funto B ( (DI (C) FIF U 3 FIF W D-PPN ~ | 10 ° |->C1 47 48 49 50 51 52 53 54 55 56 57 58 59 60 G1 52 63 GOR ^ PPN L1 -P'S L2 -L3 -L4 -L5 -L6 -F1- M F2- 0) 63 F1- M -**Ļ** Ro. 12,8 13.9 49 Gorbs -

セレクター 9時. 78 制律裝置 Mux Mux Mux メモリ ロ メモリ メモリ メモリ 2 3 542 58 76 -F"9E メモリから -66 セレクター 選択 モ-ビ 鏡み込む (4個計) アロセッサ プロセッサ プロセック プロセッサ 0 ,2 3 58 ·デタ&メモリ に書刊しむ (4個門)

【図4】

フロントページの続き

(51) Int. Cl. <sup>5</sup> 識別記号 庁内整理番号 FΙ 技術表示箇所 G 1 1 C 29/00 302 8526 - 5L

(71)出願人 591176982 ケネス アール. ウオルグレン KENNETH R. WALLGREN アメリカ合衆国 メリーランド 21045 コロンビア タリスマン レイン 7225 (72)発明者 デビッド アール. レスニック

(72)発明者 ケネス ダヴリユー. アイオブスト アメリカ合衆国 メリーランド 20904 シルバースプリング ウインドミル コー F 18

アメリカ合衆国 ウイスコンシン 54703 オウ クレア ブラツク アベニユー 2006

(72)発明者 ケネス アール. ウオルグレン アメリカ合衆国 メリーランド 21045 コロンピア タリスマン レイン 7225